TSMC планирует создать корпус триллиона транзисторов по 3-нм, 2-нм…

Он уже использует технологии чиплетов и подложек для графического процессора AMD MI300 с 5-нм трехмерным многослойным кристаллом на 6-нм базовой подложке с восемью чипами DRAM. Но эти технологии используются для более сложных и крупных 3-нм чипов на подложке.

«Мы близки к этому этапу, у нас есть возможности, и я не могу анонсировать продукт клиента», — сказал сегодня Кевин Чжан, старший вице-президент по развитию бизнеса на технологическом симпозиуме TSMC в Амстердаме. «Но у нас есть штабелирование нескольких больших кристаллов и процесс CoWoS». Частично проблема заключается в более длительном времени цикла 3-нм техпроцесса и добавлении процесса CoWoS для сборки всех кристаллов.

«3 нм — это уже длительный процесс, а затем нам придется пройти этап процесса стекирования, и по мере дальнейшего внедрения продукта мы увидим, что время цикла сократится. Технология чиплетов все еще находится на ранней стадии».

Переход к корпусу из триллиона транзисторов обусловлен следующим поколением промежуточного процесса TSMC, COWoS-L, который будет доступен в следующем году.

«В настоящее время мы разрабатываем технологию CoWoS-L с 6-кратным размером сетки с технологией промежуточного устройства Super Carrier», — сказал Юджун Ли, директор по развитию бизнеса подразделения высокопроизводительных вычислений TSMC на симпозиуме. При размере сетки 858 мм2 (26 х 33 мм) это означает, что площадь всей системы составит до 5148 мм2. Это позволяет использовать больше чиплетов, а также до 12 стеков памяти HBM3 с высокой пропускной способностью.

Компания планирует внедрить 2-нм техпроцесс в 2025 году, первый с архитектурой нанолистовых транзисторов, хотя основное производство будет осуществляться на N2P в 2026 году с использованием внутреннего питания. «Нанолист начинается с 2 нм, и разумно предположить, что он будет легко использоваться как минимум пару поколений. Например, мы использовали FinFet в течение пяти поколений, это более десяти лет».

Компания также планирует в следующем году внедрить 6-нм техпроцесс с резистивной памятью RRAM для микроконтроллеров. «N6 RRAM произойдет дальше, чем 2026 год», — сказал он. «MCU только переходят на 16 нм, и обычно требуется несколько лет, чтобы перейти на 28 нм, возможно, 5 лет, а затем они перейдут на 6 нм». Однако микроконтроллеры с RRAM рассматриваются как ключевая возможность зональных архитектур в автомобилестроении.

www.tsmc.com