Полный RISC

Agile Analog предлагает первую полную аналоговую IP-подсистему для приложений RISC-V на RISC-V Summit Europe в Барселоне. Первоначальная подсистема включает в себя все аналоговые IP-адреса, необходимые для типичной системы IoT с батарейным питанием, включая блок управления питанием (PMU), блок управления спящим режимом (SMU) и преобразователи данных. Эта уникальная, не зависящая от процесса, настраиваемая аналоговая IP-подсистема с цифровой оболочкой поможет решить многие проблемы, с которыми в настоящее время сталкиваются проектировщики систем на кристалле (SoC), поскольку она в сочетании с ядром RISC-V образует комплексное решение.

Крис Моррисон, директор по маркетингу продукции компании Agile Analog, объясняет: «Архитектура RISC-V обеспечивает всплеск разработок новых продуктов SoC, а спрос на более доступные и настраиваемые IP-адреса растет. Одна из основных задач, с которыми сталкиваются разработчики цифровых чипов. лицо заключается в интеграции аналоговых схем для поддержки своих проектов SoC».

Крис добавляет: «Благодаря нашей аналоговой IP-подсистеме RISC-V можно получить доступ к соответствующему аналоговому IP-адресу для конкретного процесса и литейного производства. Затем его можно легко интегрировать с цифровым IP от поставщика цифровых IP-адресов в пространстве RISC-V, упрощая проектирование микросхем и ускорение вывода на рынок новых IoT-приложений RISC-V. Как и все Agile Analog IP, эта подсистема настраивается для предоставления точного набора функций, необходимого для приложения».

Традиционный аналоговый IP на протяжении многих лет был основным узким местом, поскольку доступные возможности были ограничены, а разработчики микросхем изо всех сил пытались интегрировать несколько аналоговых IP-блоков, часто от разных поставщиков. Проектирование и проверка границы смешанного сигнала между аналоговым и цифровым были особенно сложной задачей, поскольку она известна своей трудоемкостью и дороговизной, требующей специальных знаний и инструментов. Однако благодаря уникальной технологии Agile Analog и новому цифровому подходу эти проблемы интеграции и проверки могут быть решены и оперативно решены Agile Analog от имени клиента.

Эта новая аналоговая IP-подсистема проверяется как в аналоговой, так и в цифровой среде, подключается непосредственно к периферийной шине MCU и поставляется с моделью SystemVerilog для легкой интеграции в существующую среду цифровой проверки SoC.

Калиста Редмонд, генеральный директор RISC-V International, комментирует: «RISC-V уже используется в более чем 10 миллиардах ядер по всему миру, и экосистема RISC-V процветает. Очень важно, чтобы существовали подобные инновационные решения, которые помогут разработчикам микросхем в нашему сообществу, чтобы ускорить выпуск новых интересных IoT-приложений RISC-V».

Теперь доступен исходный макрос подсистемы RISC-V для приложений IoT, состоящий из следующих подблоков:

Подсистема agilePMU — это эффективный и высокоинтегрированный блок управления питанием для SoC/ASIC. Он оснащен функцией сброса при включении питания, несколькими стабилизаторами с малым падением напряжения и соответствующим опорным генератором и предназначен для обеспечения низкого энергопотребления при обеспечении оптимальных возможностей управления питанием. Эта подсистема, оснащенная встроенным цифровым контроллером, обеспечивает точный контроль запуска и остановки, поддерживает последовательность подачи питания и позволяет индивидуально программировать выходное напряжение для каждого LDO. Мониторы состояния обеспечивают обратную связь в режиме реального времени о текущем состоянии подсистемы, обеспечивая оптимальную производительность системы.

Подсистема agileSMU — это интегрированный макрос с низким энергопотреблением, состоящий из основных IP-блоков, необходимых для безопасного управления выходом SoC из спящего режима. Обычно содержит программируемый генератор для низкочастотной работы SoC и RTC, ряд маломощных компараторов, которые можно использовать для инициирования последовательности пробуждения, и сброс при включении питания, который обеспечивает надежный сброс SoC при запуске. . Эта подсистема, оснащенная встроенным цифровым контроллером, обеспечивает точный контроль над командами пробуждения и их последовательностью. Мониторы состояния обеспечивают обратную связь в режиме реального времени о текущем состоянии подсистемы, обеспечивая оптимальную производительность системы на протяжении всего жизненного цикла продукта.