CPLD (сложное программируемое логическое устройство): объяснение

К

Опубликовано

CPLD (комплексное программируемое логическое устройство) состоит из программируемых матричных блоков межсоединений вокруг центра, логическая структура которых LMC более сложна, и имеет сложную структуру межсоединений блоков ввода-вывода. Специальные структуры схем могут создаваться пользователями в соответствии с их потребностями для выполнения определенных функций. Поскольку внутри CPLD используются металлические линии фиксированной длины для соединения каждого логического блока, разработанная логическая схема имеет предсказуемость времени, что позволяет избежать недостатка неполного прогнозирования времени сегментированной структуры межсоединений. К 1990-м годам CPLD развивались быстрее, не только благодаря характеристикам электрического стирания, но и расширенным функциям, таким как сканирование по краям и возможность онлайн-программирования. Чаще используются CPLD от Xilinx и CPLD от Altera.

История развития CPLD

В 1970-х годах появилось самое раннее программируемое логическое устройство — PLD. Его выходная структура представляет собой программируемый логический макроблок, поскольку проектирование его аппаратной структуры может быть завершено с помощью программного обеспечения (эквивалентно ручному проектированию локальной внутренней конструкции после постройки дома), поэтому его конструкция более гибкая, чем чисто аппаратные цифровые схемы, но их слишком много. простая структура также позволяет им реализовывать только схемы меньшего размера. Чтобы восполнить тот недостаток, что PLD может проектировать только небольшие схемы, в середине 1980-х годов было представлено сложное программируемое логическое устройство — CPLD. В настоящее время приложение расширено до сети, приборостроения, автомобильной электроники, станков с ЧПУ, аэрокосмических измерений, контрольного оборудования и т. д.

Базовая структура CPLD

CPLD — это аббревиатура для сложных программируемых логических устройств, а FPGA — это аббревиатура программируемой вентильной матрицы. Функции этих двух устройств в основном одинаковы, а программирование и другие процессы в основном одинаковы (файлы программирования разные, но они автоматически генерируются программным обеспечением), но внутренний принцип реализации и структура чипа немного отличаются. .

Программируемый логический блок

Функция такая же, как у базового порта ввода-вывода FPGA, но сфера применения CPLD относительно ограничена, производительность и сложность ввода-вывода отличаются от таковых у FPGA, а поддерживаемые стандарты ввода-вывода меньше. и частота ниже.

Базовый логический блок

Базовой логической единицей в CPLD является макроблок. Так называемая макроячейка состоит из некоторого И, или массивов плюс триггеров, в которых массив «И-ИЛИ» завершает комбинационную логическую функцию, а триггеры используются для завершения последовательной логики. Еще одним важным понятием, связанным с базовой логической единицей CPLD, является термин продукта. Так называемый термин продукта — это выход массива И в макроячейке, а его номер указывает емкость CPLD. Массив терминов продукта на самом деле представляет собой массив «И-ИЛИ». Каждый перекресток представляет собой программируемый предохранитель. Если он включен, он реализует логику «И». После массива «И» обычно идет массив «ИЛИ», который используется для завершения связи «или» в наименьшем логическом выражении.

Пул маршрутизации, матрица маршрутизации

Ресурсы подключения в CPLD намного проще, чем в FPGA, и ресурсы подключения относительно ограничены. Обычно используется централизованная структура пула проводки. Так называемый пул соединений по сути представляет собой матрицу переключателей, и связь между входными и выходными элементами разных макроячеек может быть завершена путем связывания узлов. Из-за нехватки ресурсов межсоединения внутри устройства CPLD в некоторых случаях при маршрутизации устройства могут возникнуть некоторые трудности. Поскольку структура пула коммутации CPLD фиксирована, задержка между входным контактом и выходным контактом CPLD фиксирована, что называется задержкой между контактами и выражается как Tpd. Задержка Tpd отражает максимальную частоту, которую могут достичь устройства CPLD, а также четко показывает класс скорости устройства CPLD.